1.根据设计规范完成验证方案的制定；
2.负责UVM验证或FPGA验证工作，负责模块级或者系统级的仿真环境搭建；
3.负责芯片级/模块级验证工作,根据design spec, 完成模块或者系统验证所需要的test pattern, 与相关子系统设计工程师进行review；
4.指导完成测试平台，测试向量以及仿真模型的设计；
5.负责各种仿真指标的分析；
6.负责完成相应的文档工作。

岗位要求：

1.大学本科以上学历；
2.集成电路、微电子、电子工程等相关专业；
3.掌握Verilog代码编写、形式验证等，掌握UVM等验证方法学。
4.具备verilog设计仿真及调试，具备perl,shell等脚本能力，可以独立搭建模块级或系统级验证环境。
5.较强的专业技能的学习应用能力、较强的执行力。
6.良好的团队指导、工作态度、沟通能力和团队协作能力。

职位福利：五险一金、包吃、定期体检、带薪年假、采暖补贴、交通补助、绩效奖金、补充医疗保险